öffentliche Büro Dateien
IT-Beratung & Service S.G.

Benutzer-Werkzeuge

Webseiten-Werkzeuge

Zuletzt angesehen:
jenny:offenerbereich:start

Unterschiede

Hier werden die Unterschiede zwischen zwei Versionen angezeigt.

Link zu dieser Vergleichsansicht

Beide Seiten der vorigen Revision Vorhergehende Überarbeitung
Nächste Überarbeitung 		Vorhergehende Überarbeitung
jenny:offenerbereich:start [2025/10/10 18:13]
itbs [Hardware selber bauen] 		jenny:offenerbereich:start [2026/03/11 13:30] (aktuell)
itbs [AI and Coding]
Zeile 16: Zeile 16:
  
  
-[[jenny:start|Notizseiten von Jenny]]+[[jenny:start|Notizseiten von Jenny]] https://www.linuxlinks.com/excellent-free-books-learn-c/
  
 [[jenny:mitanmeldung:start|Jenny's eigener Dokumentationsbereich]] [[jenny:mitanmeldung:start|Jenny's eigener Dokumentationsbereich]]
Zeile 30: Zeile 30:
 Eine Hardwarebeschreibungssprache (HDL) ist eine Computersprache zur Beschreibung von Schaltkreisen. Ein HDL-Synthesetool ist ein Computerprogramm, das eine formale Beschreibung eines Schaltkreises in HDL als Eingabe verwendet und eine Netzliste generiert, die den gegebenen Schaltkreis als Ausgabe implementiert. Eine Hardwarebeschreibungssprache (HDL) ist eine Computersprache zur Beschreibung von Schaltkreisen. Ein HDL-Synthesetool ist ein Computerprogramm, das eine formale Beschreibung eines Schaltkreises in HDL als Eingabe verwendet und eine Netzliste generiert, die den gegebenen Schaltkreis als Ausgabe implementiert.
  
-https://github.com/YosysHQ/yosys+  * https://github.com/YosysHQ/yosys 
 +  * https://github.com/FPGAwars/apio
  
 Stellen Sie sich Apio als eine kleine FPGA-Distribution vor, die FLOSS-Toolchains für FPGAs sammelt und verpackt. Sie können Pakete unter Linux, Mac und Windows installieren, um Hardware zu synthetisieren, zu verifizieren und aus Verilog-Dateien zu simulieren. Stellen Sie sich Apio als eine kleine FPGA-Distribution vor, die FLOSS-Toolchains für FPGAs sammelt und verpackt. Sie können Pakete unter Linux, Mac und Windows installieren, um Hardware zu synthetisieren, zu verifizieren und aus Verilog-Dateien zu simulieren.
/var/services/web/dokuwiki/data/attic/jenny/offenerbereich/start.1760112803.txt.gz · Zuletzt geändert: 2025/10/10 18:13 von itbs

Seiten-Werkzeuge

Falls nicht anders bezeichnet, ist der Inhalt dieses Wikis unter der folgenden Lizenz veröffentlicht: CC Attribution-Share Alike 4.0 International
CC Attribution-Share Alike 4.0 International Donate Powered by PHP Valid HTML5 Valid CSS Driven by DokuWiki